기술, 정보 노트
close
프로필 배경
프로필 로고

기술, 정보 노트

  • 분류 전체보기 (177)
    • 애드센스 (6)
    • 재테크 (0)
    • 토렌트 (4)
    • IT리뷰 (1)
    • Tech (164)
      • 블로그 (2)
      • 프론트엔드 (21)
      • 파이썬 (7)
      • Django (69)
      • Network (17)
      • SoC (21)
    • 정보 (2)
      • 건강 (0)
  • 홈
  • 태그
  • 관리자
[verilog] `timescale 1ns/10ps 의미

[verilog] `timescale 1ns/10ps 의미

Verilog 코딩 중에 첫 번째 줄에 가장 많이 나오는 듯한 timescale 의 의미를 한 번 더 정리해 보자. `timescale 1ns/10ps 앞에 숫자는 작성중인 해당 파일 내에서 쓰이는 숫자들의 단위를 나타냄..즉 #2 이렇게 쓰여있다면 2ns를 나타냄 뒤의 숫자는 시뮬레이터에서 많이 쓰일 것 같은데 코딩에서는 별 효과가..무튼 소수점을 허용하려면 어디까지 해야할까 나타내야 하는데 그 때 쓰이는 최소 단위. 더욱 자세한 설명은 아래글 참고. 원본글이 업데이트가 된지 오래 되어서 여기에 로컬 복사해 둡니다. 저자분께 죄송합니다. [verilog] timescale에 대하여작성자 j0hnch01 [출처] [verilog] timescale에 대하여|작성자 j0hnch01 assign #5 foo..

  • format_list_bulleted Tech/SoC
  • · 2021. 11. 15.
  • textsms
Verilog 배열 관련

Verilog 배열 관련

Verilog 에서 배열 선언은 아래와 같이 하면 된다. 다중 배열의 예를 보자. reg [7:0] a[3]; 이렇게 한다. 앞쪽의 "[7:0]"는 배열을 표현보다는 버스의 비트를 나타내고, 배열을 뒤쪽의 "[3]" 으로 보고 이해하는 것이 쉽다. 즉 위의 예는 8비트짜리 배열 3개을 가지고 있다는 의미 또한 중요한 것은 포트로 뽑아낼 수가 없다는 엄청 불편한 진실.. 즉 module의 input/output으로 쓰기 곤란하다는.. 구체적인 예는 위 참고 사이트 참조 참고 : http://blog.naver.com/beahey/90192889480 [문법] 배열(array) [혼동 문법] 배열(array) 1. Array 와 Register (1) reg [4:0] port (2) reg [4:0] po..

  • format_list_bulleted Tech/SoC
  • · 2021. 11. 10.
  • textsms

AMBA bus 에서 Byte access를 위한 코드조각

AMBA bus를 사용하는 경우, 바이트별 접근을 위해 판단하는 시그널 생성 코드 (참고용, 책임 못짐 ^^) // Generate byte access from AHB busassign byte0_access = (HSIZE[1] | ((HADDR[1]==1'b0) & HSIZE[0]) | (HADDR[1:0]==2'b00));assign byte1_access = (HSIZE[1] | ((HADDR[1]==1'b0) & HSIZE[0]) | (HADDR[1:0]==2'b01));assign byte2_access = (HSIZE[1] | ((HADDR[1]==1'b1) & HSIZE[0]) | (HADDR[1:0]==2'b10));assign byte3_access = (HSIZE[1] | ((HAD..

  • format_list_bulleted Tech/SoC
  • · 2014. 5. 27.
  • textsms

Xilinx NGC netlist file 읽기

.ngc 파일에서 vhdl, verilog top 파일 만들기 ISE를 쓰는 경우, ngc파일을 가지고 있어 사용하는 경우 top파일이 필요하기도 하다.간단하게 ngc에서 top 파일 만드는 방법http://www.fpgadeveloper.com/2011/08/how-to-read-an-ngc-netlist-file.html To convert the netlist into VHDL type “netgen -ofmt vhdl filename.ngc“. Netgen will create a filename.vhd file.To convert the netlist into Verilog type “netgen -ofmt verilog filename.ngc“. Netgen will create a filen..

  • format_list_bulleted Tech/SoC
  • · 2014. 5. 21.
  • textsms

VHDL literal - 표현, 선언 예

reference : http://www.ics.uci.edu/~jmoorkan/vhdlref/literals.html 상수 constant FREEZE : integer := 32; constant TEMP : real := 32.0; constant FLAG :bit_vector(0 to 7) := "11111111"; constant MSG : string := "Hello"; 숫자 표현 BIT_8_BUS

  • format_list_bulleted Tech/SoC
  • · 2014. 5. 21.
  • textsms
  • navigate_before
  • 1
  • navigate_next
공지사항
전체 카테고리
  • 분류 전체보기 (177)
    • 애드센스 (6)
    • 재테크 (0)
    • 토렌트 (4)
    • IT리뷰 (1)
    • Tech (164)
      • 블로그 (2)
      • 프론트엔드 (21)
      • 파이썬 (7)
      • Django (69)
      • Network (17)
      • SoC (21)
    • 정보 (2)
      • 건강 (0)
최근 글
인기 글
최근 댓글
태그
  • #ARM
  • #장고
  • #웹개발
  • #프론트엔드
  • #Hidden
  • #Django
  • #백엔드
  • #ORM
  • #SoC
  • #파이썬
전체 방문자
오늘
어제
전체
Copyright © 쭈미로운 생활 All rights reserved.
Designed by JJuum

티스토리툴바